Intel 'टाइगर लेक' माइक्रोआर्किटेक्चर hedt जैसी कैश रीबैलेंसिंग करता है?

इंटेल 'टाइगर लेक' माइक्रोआर्किटेक्चर HEDT की तरह कैश रीबैलेंसिंग है?

With its 'Skylake' microarchitecture, Intel significantly re-balanced the cache hierarchy of its HEDT and enterprise multi-core processors to equip CPU cores with larger amounts of faster L2 caches, and lesser amounts on slower shared L3 cache. The company retained its traditional cache balance for its mobile and desktop processor derivatives. This could change with the company's 'Tiger Lake' microarchitecture, particularly the 'Willow Cove' CPU cores they use, according to a Geekbench online database listing for a prototype quad-core 'Tiger Lake-Y' mobile processor.

इस लिस्टिंग के अनुसार, यह मानते हुए कि गीकबेंच मंच को सही ढंग से पढ़ रहा है; 'टाइगर लेक-वाई' प्रोसेसर में 4-कोर / 8-थ्रेड सीपीयू है, जिसमें 1,280 KB (1.25 MB) प्रति कोर L2 कैश और 12 MB L3 कैश है। इंटेल ने भी L1D (डेटा) कैश को 48 KB आकार में बड़ा कर दिया, जबकि L1I (निर्देश) कैश 32 KB रहता है। यह L2 कैश आकार में 400% की वृद्धि और L3 कैश आकार में 50% की वृद्धि करता है। 'Skylake-X' के विपरीत, L2 कैश आकार में वृद्धि साझा L3 कैश आकार (प्रति कोर) में कमी के साथ नहीं आती है। The टाइगर लेक-वाई ’प्रोसेसर का परीक्षण एक 'कॉर्कटाउन’ प्रोटोटाइप प्लेटफॉर्म (एक विशेष मदरबोर्ड पर किया जा रहा है, जो परीक्षण के लिए सभी संभव I / O कनेक्टिविटी प्लेटफॉर्म पर उपलब्ध है। ’टाइगर लेक’ के कुछ समय में शुरू होने की उम्मीद है। 2020-21 में 'आइस लेक' के उत्तराधिकारी के रूप में, और इंटेल के परिष्कृत 10 एनएम ++ सिलिकॉन निर्माण नोड पर बनाया जाएगा। गीकबेंच प्रविष्टि खोजें।
स्रोत लिंक नीचे।
Source: Geekbench Online Database